Mantık Devreleri
DERS 10

Bileşik Mantık Devreleri III
Aritmetik İşlem Devreleri
Toplayıcı Devreleri (Adders)
Çıkarıcı Devreleri (Subtractor Circuits)

Aritmetik İşlem Devreleri

Toplama, çıkarma, çarpma, bölme işlemlerini yapan devrelere, '**Aritmetik İşlem Devreleri'** denir. Bilgisayarlarda ve hesap makinalarında, temel işlemler toplama ve çıkartma işlemleridir. Çarpma işlemi; toplama işleminin tekrarlanması, bölme işlemi ise; çıkartma işleminin tekrarlanması ile yapılır. Bu nedenle toplayıcı ve çıkarıcı devrelerini detaylı olarak inceleyeceğiz.

Toplayıcı Devreleri (Adders)


İki biti toplayan devreler
'**yarım toplayıcı**' olarak, *elde değerini temsil eden biti* üçüncü bit olarak değerlendirilen ve üç bitin toplamını yapan devreler ise '**tam toplayıcı'** olarak isimlendirilir. Yarım toplayıcı terimi, tam toplayıcıyı oluşturmak için iki tane yarım toplayıcı kullanılmasından ileri gelmektedir.

Yarım Toplayıcı (Half Adder – HA)

Girişine uygulanan iki biti toplayıp, sonucu toplam (sum) ve elde (carry) şeklinde veren toplayıcı devresi, '**yarım toplayıcı**' olarak isimlendirilir

Yarım Toplayıcı (Half Adder – HA)


(Şekil 8.51). Yarım toplayıcı devresi, doğruluk tablosundan elde edilen fonksiyonların lojik devresinin çizilmesi ile oluşturulur. Oluşan devrede, ‘Toplam’ ve ‘Elde’ değerlerini temsil eden iki çıkış bulunur.



A	B	S	C_o
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

Şekil 8.51. Yarım toplayıcı sembolü ve doğruluk tablosu.


Yarım toplayıcı çıkışlarındaki sadeleştirilmiş fonksiyonlar, S = A'B+AB' ve C = AB şeklinde elde edilir (Şekil 8.52.a). Girişlerin A ve B, çıkışların S ve C değişkenleri ile ifade edildiği yarım toplayıcı devresi, bir 'Özel-VEYA' (EXOR) ve bir 'VE' kapısıyla oluşturulabilir (Şekil 8.52.b).



Şekil 8.52. Yarım toplayıcı devresi lojik şemaları.

Tam Toplayıcı (Full Adder - FA)

Bir bitlik üç adet sayının toplamını gerçekleştiren ve sonucu S ve C olarak isimlendirilen iki çıkış hattında gösteren düzenek, '**Tam Toplayıcı**' olarak isimlendirilir (Şekil 8.53.a.). Girişlerden ikisi toplanacak bitleri gösterirken, üçüncü giriş bir önceki düşük değerlikli basamaktan gelen eldeyi (carry) ifade etmek için kullanılır. Tam toplayıcı devresi tasarlamak için Şekil 8.53.b'deki doğruluk tablosundan faydalanılabilir.




(a)

A	B	C	S	Co
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

(b)


Şekil 8.53. Tam toplayıcı sembolü ve doğruluk tablosu.

Toplayıcı tasarımında, doğruluk tablosunda giriş değişkenlerinin alabileceği değerler sıralandıktan sonra, kombinasyonlarda bulunan '1' değerleri Boolean kurallarına göre toplanıp, sonuçlar S ve C_o kolonlarına yazılır. Devrede iki çıkış bulunduğundan, her bir çıkış için uygun olan değerleri içeren sütunlar oluşturulur ve sütunlardaki değerler Karnaugh haritalarına taşınır. Karnaugh haritalarından lojik eşitlikler elde edilir ve elde edilen eşitliklerin lojik şemaları çizilir.




Şekil 8.54. Tam toplayıcı tasarımı için Karnaugh haritalarının oluşturulması.

Şekil 8.53'deki doğruluk tablosundaki değerlerin Karnaugh haritalarına taşınması ile Şekil 8.54'deki haritalar elde edilir. Haritalardan elde edilen S ve Co eşitliklerine ait devrelerin çizilmesi ile, Şekil 8.55'teki lojik devreler oluşur.



Şekil 8.55. Tam toplayıcı lojik devresi.


Tasarım sonucunda çizilen lojik devrelerle yapılabilecek tam toplama işlemi, iki adet yarım toplayıcı ve bir 'VEYA' kapısı kullanılarak gerçekleştirilebilir (Şekil 8.56). Bu şekilde gerçekleştirilen devrede; ikinci yarım toplayıcının S çıkışı, ilk yarım toplayıcının S çıkışı ile C'nin Özel-VEYA'ya uygulanmasının sonucudur.



Şekil 8.56. İki yarım toplayıcı ve 'VEYA' kapısı ile tam toplayıcı elde edilmesi.


Paralel Toplayıcı :

Yarım ve tam toplayıcı işlemlerinde, tek bitlik sayıların toplamı işlemi açıklandı. Bununla beraber, her biri çok sayıda ikili basamak içeren iki sayının toplanması işlemini aynı anda yapan devrelere ihtiyaç vardır. Bilgisayarlarda ve hesap makinalarında çok sayıda bite sahip iki sayıyı aynı anda toplayan devreler '**paralel toplayıcı**' olarak isimlendirilir. Şekil 8.57'de, her biri beş bitlik iki sayıyı toplayan paralel toplayıcının blok şeması görülmektedir. Bu devrede toplama işlemi, en düşük basamaklı bilgilerin toplanması ile başlar.
En düşük değerli basamakta Co biti '0' olduğundan; Ao ve Bo değerleri toplanarak S0 ve C1 çıkışlarına gönderilir. Bunun dışındaki basamakları toplamak için, Ai, Bi, Ci bitler toplanarak ilgili Sí ve Cí çıkışlarında gösterilir. Ci çıkışındaki bilgi, bir sonraki yüksek basamak değerlikli bitlerin toplandığı FAi'nın Ci girişine uygulanır.



Şekil 8.57. Beş bitlik iki sayının paralel toplayıcı ile toplanması.

Sonuç olarak; her bir FA, girişlere uygulanan üç bitin (A, B ve C) toplamını yaparak, toplam sonucunu S ve C çıkışlarında gösterir. Örneğin, FA3 tam toplayıcı devresi A3, B3 ve C3 değerlerini toplayarak sonucu C4 ve S3 çıkışlarında gösterir.
Yapılan örnekte, beş bitlik iki sayının toplanması açıklandı. Günümüz bilgisayar sistemlerinde aynı anda toplanacak sayılar 8 ile 64 bit arasında değişmektedir.
Pratikte tüm FA'lardaki toplama işlemi aynı anda yapıldığından, paralel toplayıcılar çok hızlı işlem yaparlar. Piyasada 7483, 74283, 74LS83A ve 74HC283 (CMOS) gibi farklı yapıda dört bitlik paralel toplayıcılar bulunmaktadır. Şekil 8.58.a'da 74LS283 tipi dört bitlik paralel toplayıcının fonksiyon şeması görülmektedir. Dört bitlik paralel toplayıcı iki adet dört bitlik girişe (A3,A2,A1,A0 ve B3,B2,B1,B0) ve en düşük basamaklı bit (LSB) için kullanılan Co girişine sahiptir. Çıkış olarak; dört adet toplam çıkışı (S3, S2, S1, S0) ile birlikte en yüksek basamaklı bitin elde çıkışı olan C4 bulunur.




a) 74LS83 sembolü b) Paralel toplayıcıların kaskat bağlantısı.

Şekil 8.58. Paralel toplayıcı sembolü ve paralel toplayıcıların kaskat bağlanması.

Paralel toplayıcıları kaskat bağlayarak, daha fazla sayıdaki bitleri paralel olarak toplamak mümkündür. Şekil 8.58.b'de iki adet dört bitlik paralel toplayıcının blok şeması görülmektedir. Kaskat bağlanan paralel toplayıcılarda, sağdaki toplayıcı düşük basamak değerlikli dört biti toplayarak, bitlerin toplamını ve toplam sonucunda oluşan elde bitini çıkış olarak verir.

Örnek 7 : Dört bitlik paralel toplayıcı devresi ile, 1011 ve 1010 ikili sayılarını toplama işlemini yapalım.


Herbir tam toplayıcıya uygulanan sayılar ile, elde girişlerinden gelen değer toplanır. Toplama sonucu ilgili toplam (S) ve elde (C) çıkışlarına gönderilir. Tüm tam toplayıcılarda oluşan değerlerin yazılması ile Şekil 8.59'daki değerler oluşur.



Şekil 8.59. Dört bitlik paralel toplayıcı uygulaması.

Örnek 8 : 0111 + 1100 işlemini dört bitlik paralel toplayıcı ile yapmak için gerekli devreyi çizerek, işlem sonuçlarını gösterelim.


Toplanacak sayılar, tam toplayıcıların girişlerine uygulanarak çıkışları yazılırsa Şekil 8.60'daki değerler bulunur.



Şekil 8.60. Paralel toplayıcı ile örnek toplama işlemi.

Çıkarıcı Devreleri (Subtractor Circuits)

Lojik devrelerde yapılan ikinci temel işlem çıkarmadır. İki bitin çıkarmasını yapan devreye '**yarım çıkarıcı'**, üç bitin çıkarmasını yapan devreye ise '**tam çıkarıcı'** devresi denir.



$$D = A'B + AB' = A + B$$

$$B = A'B$$

(a)

Girişler		Çıkışlar	
A	B	Fark A-B	Borç (B)
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0

(b)


Şekil 8.61. Yarım çıkarıcı sembolü ve doğruluk tablosu.

Yarım Çıkarıcı Devresi (Half Subtractor)

İki bitin çıkarması işlemini yapan çıkarıcı devresinde, iki giriş ve iki çıkış bulunur (Şekil 8.61.a). Çıkışlardan birisi sayının farkını (difference-D), diğeri borç bitini (borrow-B) gösterir. İki bitin çıkarılması işleminde dört farklı durum oluşur:

$$0 - 0 = 0$$
$$1 - 0 = 1$$
$$1 - 1 = 0$$
$$0 - 1 = 1 \text{ (Borç 1)}$$

A-B işleminde A<B olduğunu zaman '0–1' işlemi oluşur ve bu durumda bir yüksek değerli basamaktan '1' borç alınır. Borç çıkışı, doğruluk tablosunda ayrı bir sutün olarak gösterilir. Yarım toplayıcı devresinde oluşan işlemlerin doğruluk tablosu ve doğruluk tablosuna göre oluşan fonksiyonlar Şekil 8.61'de gösterilmektedir.




Şekil 8.62. Yarım çıkarıcı lojik devreleri.

Doğruluk tablosundan elde edilen fonksiyonları gerçekleştirecek devrenin çizilmesi ile, Şekil 8.62.a'daki devre elde edilir. Devreden elde edilen 'Fark' çıkışındaki eşitliği 'Özel-VEYA' kapısı ile gerçekleştirerek devre çizilirse, Şekil 8.62.b'deki lojik devre oluşur.

Örnek 9 :Yarım çıkarıcı devreleri ile 0-1 işlemini yapalım.


Yarım toplayıcı devre girişlerine A=0 ve B=1 değerleri uygulanırsa; Şekil 9.63'deki çıkış değerleri elde edilir.



Şekil 8.63. Yarım çıkarıcı devreleri ile örnek çıkarma işlemi.

Tam Çıkarıcı Devresi (Full Subtractor)


Daha düşük değerli basamak tarafından '1' borç alınmış olabileceğini dikkate alarak iki biti birbirinden çıkaran bileşik devre, '**tam çıkarıcı**' olarak isimlendirilir. Üç giriş ve iki çıkışa sahip tam çıkarıcı devresinde girişler; çıkarılan, çıkan ve borcu gösterirken, çıkışlardan biri farkı diğeri borcu gösterir (Şekil 8.64.a).



(a)

Girişler			Çıkışlar	
A	B	C	Fark	Borç
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

(b)




FARK=A'B'C+A'BC'+AB'C'+ABC BORÇ =A'C+A'B+BC

(c)


Şekil 8.64. Tam çıkarıcı devresi sembolü, doğruluk tablosu ve Karnaugh şemaları.

Girişin üç adet olması nedeniyle, doğruluk tablosunda 8 farklı durum bulunur (Şekil 8.64.b) Doğruluk tablosundaki A=B=0, C=1 durumu, C bitinin daha önce düşük basamak değerli kademeden '1' borç alındığını gösterir. Doğruluk tablosu çıkış sütunlarındaki değerlerin Karnaugh haritasına taşınması ile Şekil 8.64.c'deki eşitlikler elde edilir. Elde edilen eşitliklerden, 'Fark' sadeleştirilemese de, 'Borç' ifadesi sadeleştirilebilir.



Şekil 8.65. Tam çıkarıcı devresinde 'Fark' ve'Borç' çıkışları.

Karnaugh haritalarından yazılan eşitliklerin lojik şemalarının çizilmesi ile, Şekil 8.65'de görülen tam çıkarıcı devresi elde edilir. Bu devrede 'fark' ve 'borç' ifadelerini temsil eden devreler ayrı ayrı çizilmiş ve değişkenlerin hem kendilerinin hem de tümleyenlerinin girişlere uygulandığı kabul edilmiştir. İki ifadenin beraber çizilmesi ve değişkenlerin yanlızca kendilerinin girişlere uygulanması durumunda, Şekil 8.66'daki lojik devreler oluşur.




Şekil 8.66. Tam çıkarıcı devresi lojik şeması.


İki Yarım Çıkarıcı Kullanılarak Tam Çıkarıcı Elde Edilmesi :

İki yarım toplayıcı kullanılarak tam toplayıcı yapıldığı gibi, iki yarım çıkarıcı (H.S.) kullanılarak tam çıkarıcı oluşturulabilir (Şekil 8.67). İki yarım çıkarıcı ile oluşturulan tam çıkarıcı devresinde, I. Yarım çıkarıcının 'Fark' çıkışı II. yarım çıkarıcının girişlerinden birisi olarak uygulanırken, C girişi ikinci yarım çıkarıcının diğer girişine uygulanır. İki yarım çıkarıcının 'Borç' çıkışları bir 'VEYA' kapısı ile birleştirilerek, tam çıkarıcı devresi 'Borç' çıkışı elde edilir.

Şekil 8.67'de blok şeması görülen tam çıkarıcı devresinde blok olarak gösterilen yarım çıkarıcıların yerine acık devrelerinin yerleştirilmesi ile tam toplayıcı lojik devresi elde edilir (Şekil 8.68). Bu devrenin çıkışının tasarım yoluyla elde edilen ve Şekil 8.66'da şeması verilen devre ile aynı işlevi yaptığının kontrolünü
yapalım:




Şekil 8.67. İki yarım çıkarıcı ile tam toplayıcı oluşturulması blok şeması.



Şekil 8.68. İki yarım çıkarıcı ile tam çıkarıcı devre oluşturulması lojik şeması.

Örnek 10 : Şekil 8.69'daki tam çıkarıcı devresi ile, A=1 ve B=C=0 olduğu durumda oluşan çıkışları bulalım.


Tam çıkarıcıya A=1 ve B=C=0 girişleri uygulaması ile, Fark=1 ve Borç=0 çıkışları oluşur.



Şekil 8.69. A=1 ve B=C=0 girişlerinde tam çıkarıcıda oluşan çıkışlar.

Paralel Çıkarıcı devresi:

'n' bitlik iki adet ikili sayıyı çıkaran paralel çıkarıcı devresinde, paralel toplayıcılarda olduğu gibi 'n' sayıda tam çıkarıcı (F.S.) devresi kullanılır (Şekil 8.71). Blok şema olarak gösterilen paralel çıkarıcılarda en sondaki borç çıkışı '1' ise; çıkarmanın sunucunun pozitif, '0' ise sonucun negatif olduğunu gösterir.



Şekil 8.71. Paralel çıkarıcı devresi blok şeması.

Dört bitlik toplama işlemi yapabilen 7483 entegresi ile dört bitlik çıkarma işlemi gerçekleştirilebilir. Bu entegre, C_0=0 olduğu zaman toplama, C_0=1 durumunda ise çıkarma işlemi yapar. Çıkarma işlemi yapılırken, çıkarılan sayıyı temsil eden 'A' bitleri entegreye aynen uygulanırken, çıkan sayıyı temsil eden 'B' bitlerinin tümleyenleri alınarak entegreye uygulanır.

DİNLEDİĞİNİZ İÇİN
TEŞEKKÜR EDERİZ